Laporan Akhir (Percobaan 1)




1. Jurnal [Kembali]

2. Hardware [Kembali]

a. Module Lorenz



b. Jumper




3. Video Praktikum [Kembali]
4. Analisa [Kembali]

a.       Bagaimana jika B0 dan B1 sama - sama diberi logika 0, apa yang terjadi pada rangkaian?

Jika B) dan B! diberi logika ) maka tegangan tidak akan masuk pada terminal set dan reset sehingga membuat output Qnya berlogika 1 danQnot berlogika 1 dikarenakan tidak adanya tegangan pada set maupun reset 

b.      Bagaimana jika B3 diputuskan /tidak dihubungkan pada rengkaian apa yang terjadi pada rangkaian?

Jika B3 diputus maka terminal clock akan mengambang sehingga tidak adanya tegangan pada clock yang membuat clock tidak bekerja dalam menentukan perubahan outputnya,namun output masih ada karena terminal set dan reset 

c.       Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada flip-flop.                                                

-kondisi toggle yaitu kondisi flipflop dimana outputnya berubah ubah dari logika 1 dan 0 sesuai dengan clocknya. kondisi toggle terjadi pada input j dan k pada jk-flipflop bernilai 1 dan input T pada T - flipflop bernilai 1.

-kondisi not change yaitu kondisi flipflop dimana outputnya tidak berubah dan menyesuaikan logika sebelumnya, biasanya 2 input dalam kondisi logika 0.  kondisi not change ini terjadi pada input j dan k pada jk-flipflop bernilai 0 dan input t pada t-flipflop bernilai 0

-kondisi terlarang yaitu kondisi dimana input R bernilai 1 dan S bernilai 1 pada RS-flipflop/; sehingga outputnya Q berlogika 1 dan output Qnot berlogika 1 yang sebaiknya  Q tidak sama dengan Qnot

5. Link Download [Kembali]
-->Rangkaian Proteus<<klik disini>>
-->dataset JK flipflop<<klik disini>>
-->dataset D flipflop<<klik disini>>






Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI UNTUK MATA KULIAH ELEKTRONIKA 2020/2021               OLEH: Arif Shiddiq Siregar 2010952053      ...